FPGA实现神经网络加速
1整体思路
采用LeNet-5作为手写数字识别的神经网络,原因:LeNet网络结构比较简单。
1.1 LeNet结构
LeNet共分为7层,分别是:
C1,卷积层
S2,池化层
C3,卷积层
S4,池化层
C5,卷积层
F6,全连接层
OUTPUT,全连接层
输入图片为尺寸32 × 32,也可以输入灰度处理后的数值即可。
卷积核大小为 5× 5
所有数据为float16类型,
2 卷积层
(1)Multi Filter Layer
一个卷积层,有多个Filter,也可以称为卷积核,image与不同的Filter卷积,得到包含不同特征的feature map。
(2)Single Filter Layer
单个Filter,输入image,输出feature map。
(3)Convolution Unit
每个卷积核与输入图像进行卷积,得到特征图
(4)Processing Element
卷积所进行的具体操作就是点乘,本质是乘法和加法。这里输入是float类型,硬件实现也就是定点数。
硬件设计图
3池化层
原文地址:http://www.cnblogs.com/ffy11/p/16881138.html
1. 本站所有资源来源于用户上传和网络,如有侵权请邮件联系站长!
2. 分享目的仅供大家学习和交流,请务用于商业用途!
3. 如果你也有好源码或者教程,可以到用户中心发布,分享有积分奖励和额外收入!
4. 本站提供的源码、模板、插件等等其他资源,都不包含技术服务请大家谅解!
5. 如有链接无法下载、失效或广告,请联系管理员处理!
6. 本站资源售价只是赞助,收取费用仅维持本站的日常运营所需!
7. 如遇到加密压缩包,默认解压密码为"gltf",如遇到无法解压的请联系管理员!
8. 因为资源和程序源码均为可复制品,所以不支持任何理由的退款兑现,请斟酌后支付下载
声明:如果标题没有注明"已测试"或者"测试可用"等字样的资源源码均未经过站长测试.特别注意没有标注的源码不保证任何可用性